#### (12)特許協力条約に基づいて公開された国際出願

## (19) 世界知的所有権機関 国際事務局



# 

## (43) 国際公開日 2003年5月15日(15.05.2003)

**PCT** 

## (10) 国際公開番号 WO 03/041174 A1

(51) 国際特許分類7: H01L 27/14, H04N 5/335, G02B 3/00

(21) 国際出願番号:

PCT/JP02/11493

(22) 国際出願日:

2002年11月5日(05.11.2002)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ: 特願2001-340075 2001年11月5日(05.11.2001) JP

(71) 出願人 および

(72) 発明者: 小柳 光正 (KOYANAGI, Mitsumasa) [JP/JP]; 〒 981-1245 宮城県 名取市 ゆりが丘 1-2 2-5 Miyagi (74) 代理人: 泉克文 (IZUMI, Katsufumi); 〒169-0075 東 京都 新宿区 高田馬場 2-1 4-2 原田ビルディング 902号 Tokyo (JP).

(81) 指定国 (国内): CN, JP, KR, NO, US.

(84) 指定国 (広域): ヨーロッパ特許 (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, SK, TR).


#### 添付公開書類:

- 国際調査報告書
- 請求の範囲の補正の期限前の公開であり、補正書受 領の際には再公開される。

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

(54) Title: SOLID-STATE IMAGE SENSOR AND ITS PRODUCTION METHOD

(54) 発明の名称: 固体イメージセンサおよびその製造方法



FPO4-0446-00110-HP 05.5.10 SEARCH REPORT

(57) Abstract: A solid-state image sensor having a chip-size package and produced easily. A device formation region corresponding to pixel regions is formed in the semiconductor substrate (21) of a light-receiving device layer (20) and a semiconductor light-receiving device (PD) is fabricated in the device formation region and covered with light-transmitting insulting films (25a, 25b, 26). A light-guide cavity (42) incorporating micro lenses (43) and a light-guide layer (40) having a quartz cap (51) for closing the cavity are formed on the insulating film (26). The output electric signal from a semiconductor light-receiving device (PD) is directed through a buried wiring of the semiconductor substrate (21) to the bottom of the substrate and taken out from the solid-state image sensor through an output layer (10) or an interposer (10A).

[続葉有]

## (57) 要約:

チップサイズ・パッケージを持ち、容易に製造することができる固体イメージセンサである。受光素子層(20)の半導体基板(21)に複数の画素領域に対応して素子形成領域を形成し、それら素子形成領域内に半導体受光素子(PD)を形成して、透光性絶縁膜(25a)、(25b)、(26)で覆う。絶縁膜(26)上に、複数のマイクロレンズ(43)を内蔵した光導入用キャビティ(42)と、それを閉鎖する石英キャップ(51)を持つ光導入層(40)を形成する。半導体受光素子(PD)の出力電気信号は、半導体基板(21)の埋込配線を介してその底面に取り出し、出力層(10)またはインターポーザ(10A)を介して固体イメージセンサの外部に取り出す。

1

#### 明細書

## 固体イメージセンサおよびその製造方法

## 技術分野

本発明は、固体イメージセンサとその製造方法に関し、さらに言えば、規則的 に配置された複数のマイクロレンズを備えた固体イメージセンサと、その製造方 法に関する。

#### 背景技術

従来より、固体イメージセンサは、デジタルカメラ、ファクシミリなど、外界の画像情報を取り込んで電気信号に変換する種々の固体撮像装置にしばしば使用されている。この種の固体イメージセンサは、通常、複数の画素領域が一列に並んだ一次元のいわゆる「ラインセンサ」と、複数の画素領域がエリア状に並んだ二次元のいわゆる「エリアセンサ」に大別される。従来のこの種の固体イメージセンサの構成は、一般的に次のようなものである。

すなわち、半導体受光素子を複数の画素領域に対応して規則的に配置しておき、それら半導体受光素子によって外部の画像からの光を複数の画素に分けて受光すると共に、その光強度に応じた電気信号に変換する。換言すれば、それら半導体受光素子によって画像情報を画素毎に光電変換する。そして、こうして得た電気信号を電荷結合素子(Charge-Coupled Device, CCD)またはシフトレジスタを用いた信号転送回路で所定の信号処理回路まで転送し、その信号処理回路で所定の信号処理を行って画像を再生する、という構成である。なお、半導体受光素子としては、例えば、フォトダイオード(PD)、フォトトランジスタ、MO

S (Metal-Oxide-Semiconductor) キャパシタなどを使用する。

また、従来のこの種の固体イメージセンサの実装形態を見ると、半導体受光素子と信号転送回路と信号処理回路とは半導体チップ内に形成されており、その半導体チップが光導入用の窓を有するパッケージの中に実装されている。そして、外部の画像からの光は、その窓を介していったん前記パッケージの中に取り込まれ、その後、同パッケージ内の光導入路を介して前記半導体チップ内の半導体受光素子の各々に照射せしめられる。光導入路をできるだけ短くするため、前記半導体チップ内の半導体受光素子は前記パッケージの窓の近傍に配置される。

他方、近年、複数の半導体チップを積層して三次元構造とした固体イメージセンサが提案されている。例えば、栗野らは、1999年に発行された「1999アイ・イー・ディー・エム テクニカル・ダイジェスト」第36.4.1頁~第36.4.4頁において、「三次元構造を持つインテリジェント・イメージセンサ・チップ」を提案している(H. Kurino et al., "Intelligent Image Sensor Chip with Three Dimensional Structure", 1999 IEDM Technical Digest, pp. 36.4.1 - 36.4.4, 1999)。

このイメージセンサ・チップは、4層構造を持っており、第1層にプロセッサ・アレイと出力回路を配置し、第2層にデータラッチとマスキング回路を配置し、第3層に増幅器とアナログ・デジタル変換器を配置し、第4層にイメージセンサ・アレイを配置している。イメージセンサ・アレイの最上面は、マイクロレンズ・アレイを含む石英ガラス層で覆われており、マイクロレンズ・アレイはその石英ガラス層の表面に形成されている。イメージセンサ・アレイ中の各イメージセンサには、半導体受光素子としてフォトダイオードが形成されている。

なお、4層構造を構成する各層の間は、接着剤を用いて機械的に接続されていると共に、導電性プラグを用いた埋込配線と、それら埋込配線に接触せしめられ

たマイクロバンプ電極とを用いて電気的に接続されている。

また、李らは、2000年4月に発行された「日本応用物理学会誌」第39巻、第2473頁~第2477頁、第1部4Bの「高度並列画像処理チップ用の三次元集積技術の開発」において、栗野らの提案した固体イメージセンサと同様のイメージセンサを含む画像処理チップを提案している。(K. Lee et al., "Dev elopment of Three-Dimensional Integration Technology for Highly Parallel Image-Processing Chip", Jpn. J. Appl. Phys. Vol. 39, pp. 2474 - 2477, April 2000)。

李らのイメージセンサ・チップは、栗野らが上記論文で提案した固体イメージ センサとほぼ同じ構造を持っている。

一般的構成を持つ上記従来の固体イメージセンサは、構造面で見ると、外部の 光情報を、パッケージに設けた窓を介して半導体チップ内の受光素子で感知する ことにより、その光情報に対応する電気信号を得ている。そして、その電気信号 をCCDやシフトレジスタを用いた信号転送回路によって逐次的に信号処理回路 まで転送している。このため、受光素子による受光から信号処理回路による信号 処理の開始までに時間的遅延が生じ、その結果、近年の信号処理速度向上の要請 に応じた十分高い動作速度(例えば、GHzオーダーの動作周波数)が得られな いという問題がある。さらに、パッケージと半導体チップが別になっているため 、固体イメージセンサのサイズが大きくなってしまうという問題もある。

また、製造工程について見ると、半導体チップとは別にパッケージを形成して おき、その後に半導体チップをパッケージ内に実装することが必要であるから、 製造工程が煩雑になるという問題もある。

これに対し、上述の二つの論文に開示された固体イメージセンサでは、イメージセンサ・アレイの最上面がマイクロレンズ・アレイを含む石英ガラス層で覆わ

れており、また、そのマイクロレンズ・アレイはその石英ガラス層の表面に形成 されている。また、必要な信号処理回路(プロセッサや増幅器など)を内蔵して いる。このため、一般的構成を持つ上記従来の固体イメージセンサにおける動作 速度の問題は、解消することが可能である。

しかし、マイクロレンズ・アレイを石英ガラス層の表面に形成するのは容易ではなく、しかもそれを実現するには高度な技術が要求されるという問題がある。 また、複数の半導体チップを積層して三次元構造としているため、製造プロセスを簡略化することも望まれる。

#### 発明の開示

本発明は、上記の各種問題を解決するためになされたものであり、その目的とするところは、いわゆるチップサイズ・パッケージを持ち、しかも、格別に高度な技術が要求されず容易に製造することができる固体イメージセンサおよびその製造方法を提供することにある。

本発明の他の目的は、近年の信号処理速度向上の要請に応じた十分高い動作速度(例えば、GHzオーダーの動作周波数)が得られる固体イメージセンサおよびその製造方法を提供することにある。

本発明のさらに他の目的は、必要に応じて、入力電気信号の増幅回路や信号処理回路などの種々の回路を組み込むことができる固体イメージセンサおよびその製造方法を提供することにある。

本発明のさらに他の目的は、高速、高感度かつ高機能で超小型の固体イメージセンサおよびその製造方法を提供することにある。

ここで明記しない本発明の他の目的は、以下の説明から明らかになる。

本発明の第1の観点による固体イメージセンサは、

規則的に配置された複数の画素領域を一面に有する固体イメージセンサであって、

- (a) 複数の前記画素領域に対応して配置されると共に照射される光に応じて 電気信号を生成する複数の半導体受光素子と、それら半導体受光素子に対して光 の照射を可能にする透光領域とを含む受光素子層と、
- (b) 前記透光領域を介して前記受光素子層の前記半導体受光素子に光を導入 するための光導入層と、
- (c) 前記受光素子層の複数の前記半導体受光素子により生成される電気信号を外部に出力するための複数の出力端子を有する出力層とを備え、

前記光導入層は、

- (b-1) 前記受光素子層の透光領域上に複数の前記画素領域に対応して配置された複数のマイクロレンズと、
- (b-2) 前記透光領域上に形成された、前記マイクロレンズを収容するキャビティを形成するための支持壁と、
- (b-3) 前記キャビティを形成するように前記支持壁に固着された透光性 カバーとを含み、

前記透光性カバーを介して前記キャビティの内部に導入される外部光が、前記マイクロレンズを介して前記受光素子層の前記半導体受光素子に照射されるように構成されていることを特徴とするものである。

本発明の第1の観点による固体イメージセンサは、前記受光素子層と前記光導入層と前記出力層とを備えている。前記光導入層は、複数のマイクロレンズと支持壁と透光性カバーとを含んでおり、前記透光性カバーを介して前記キャビティの内部に導入される外部光が、前記マイクロレンズを介して前記受光素子層の前記半導体受光素子に照射されるようになっている。

このように、本発明の第1の観点による固体イメージセンサでは、前記半導体受光素子を含む前記受光素子層に対して、外部光を導入するための前記光導入層と、外部光に応じた電気信号を出力する前記出力層とが結合された構成になっている。しかも、外部光を導入するための前記光導入層は、前記支持壁と前記透光性カバーにより形成される前記キャビティと、そのキャビティ内に収容される複数の前記マイクロレンズとを含んでいるため、前記光導入層は前記マイクロレンズを含む光導入用パッケージとしての機能を果たす。したがって、本発明の固体イメージセンサは、そのような光導入用パッケージが前記受光素子層と前記出力層に一体化された構成を持つ、ということができる。

また、前記光導入層の前記マイクロレンズと前記支持壁と前記キャビティは、 半導体装置製造に使用されている公知の微細加工技術を利用して形成できるので、 前記マイクロレンズを含む前記光導入用パッケージを小型化してチップサイズに することができる。つまり、本発明の固体イメージセンサにチップサイズの光導 入用パッケージを持たせることができる。

製造方法の面では、本発明の第1の観点による固体イメージセンサは、光導入用の前記パッケージが前記受光素子層と前記出力層に一体化された構成を持つため、半導体チップとは別にパッケージを形成してから半導体チップをそのパッケージ内に実装する、という工程が不要となり、製造工程が簡略になる。しかも、前記マイクロレンズは、石英ガラス層の表面ではなく、前記受光素子層の透光領域(これは通常、 $SiO_2$ などの絶縁膜で形成される)上に形成されるので、石英ガラス層の表面に形成する場合のような高度な技術は要求されない。

また、前記受光素子層と前記出力層の作製には、複数の半導体チップを積層して三次元構造を形成するための公知の積層技術(位置合わせしながら基板同士を

接着剤で接合して積層する技術)を使用できる。したがって、前記受光素子層と 前記出力層をそれぞれ半導体基板を用いて形成し、その後に両者を積層・一体化 するようにすれば、前記受光素子層と前記出力層の作製も容易である。

よって、本発明の第1の観点による固体イメージセンサは、その製造に格別に 高度な技術が不要であり、容易に製造することができるものである。

動作速度の面で見ると、前記光導入層の前記マイクロレンズは、前記受光素子層の前記透光領域上に配置されるため、前記マイクロレンズを前記透光領域に対して可能な限り近接して配置することにより、前記マイクロレンズを通った外部光を前記半導体受光素子で直ちに電気信号に変換できる。その電気信号は、前記受光素子層から直ちに前記出力層を介して外部に出力できる。このため、外部光を変換して得た前記電気信号に対する配線長を極めて短くすることができる。しかも、前記電気信号は、CCDを使って逐次的に転送することも不要である。よって、近年の信号処理速度向上の要請に応える十分高い動作速度(例えば、GHzオーダーの動作周波数)を得ることが可能である。

機能の面で見ると、本発明の第1の観点による固体イメージセンサでは、必要に応じて、入力電気信号の増幅回路や信号処理回路などの種々の回路を前記受光素子層あるいは前記出力層またはそれら両層の中に組み込んだり、所望の信号処理回路を含む信号処理回路層を別個に形成して前記受光素子層と前記出力層の間に組み込んだりすることが容易に行える。したがって、必要に応じて、入力電気信号の増幅回路や信号処理回路などの種々の必要な回路を本発明の第1の観点による固体イメージセンサに組み込むことが可能である。

このように、本発明の第1の観点による固体イメージセンサによれば、高速、 高感度かつ高機能で超小型の固体イメージセンサが得られる。 本発明の第1の観点による固体イメージセンサの好ましい例では、前記光導入層の複数の前記マイクロレンズの各々が、島状にパターン化されたレンズ用透光膜により形成される。前記マイクロレンズの製法が簡略になるからである。

複数の前記マイクロレンズは、前記受光素子層の前記透光領域の表面に配置されるのが好ましい。前記マイクロレンズと前記半導体受光素子との距離を短縮できるからである。

前記光導入層の前記支持壁は、接着剤によって前記透光領域の表面に固着され た剛性材を含んでいるのが好ましい。前記剛性材としては、半導体、セラミック、 プラスチック、金属等の材料からなると共に、所望の剛性(支持強度)を有する ものであれば、任意の剛性材を使用できる。

本発明の第1の観点による固体イメージセンサの他の好ましい例では、前記受 光素子層あるいは前記出力層または前記インターポーザが、複数の前記半導体受 光素子が生成する電気信号を処理する少なくとも一つの半導体素子を含む。この 例では、前記半導体受光素子が生成する電気信号に所望の処理を施してから出力 できるという利点がある。

本発明の第1の観点による固体イメージセンサのさらに他の好ましい例では、 前記受光素子層の前記半導体受光素子として、フォトダイオード、フォトトラン ジスタおよびMOSトランジスタの少なくとも一つを含む。

本発明の第1の観点による固体イメージセンサのさらに他の好ましい例では、 前記出力層または前記インターポーザが、半導体基板中に埋め込まれた埋込配線 を有しており、前記受光素子層の前記半導体受光素子により生成される前記電気 信号は、前記埋込配線を介して前記出力層または前記インターポーザの前記出力 端子に送られる。 本発明の第1の観点による固体イメージセンサのさらに他の好ましい例では、 前記受光素子層の前記透光領域が絶縁膜によって形成される、あるいは、絶縁膜 と半導体基板によって形成される。

本発明の第1の観点による固体イメージセンサのさらに他の好ましい例では、 前記受光素子層と前記出力層または前記インターポーザの間に、前記半導体受光 素子により生成される前記電気信号に対して所定の信号処理を施すための信号処 理回路を含む信号処理層が設けられる。

なお、本発明の第1の観点による固体イメージセンサにおいて、前記透光性カバーは、透光性を持ち且つ前記キャビティを形成するように前記支持壁に固着されたものであればその構成は任意であり、キャップ状あるいはその他の任意の構成とすることができる。

本発明の第2の観点による固体イメージセンサの製造方法は、

規則的に配置された複数の画素領域を一面に有する固体イメージセンサの製造 方法であって、

- (a) 複数の前記画素領域に対応して配置されると共に照射される光に応じて 電気信号を生成する複数の半導体受光素子と、それら半導体受光素子に対して光 の照射を可能にする透光領域とを含む受光素子層を形成する工程と、
- (b) 前記透光領域を介して前記受光素子層の前記半導体受光素子に光を導入するための光導入層を形成する工程と、
- (c) 前記受光素子層の複数の前記半導体受光素子により生成される電気信号を外部に出力するための複数の出力端子を有する出力層またはインターポーザを 形成する工程とを備え、

前記光導入層を形成する工程(b)では、

- (b-1) 前記受光素子層の透光領域上に複数のマイクロレンズを複数の前 記画素領域に対応して形成する工程と、
- (b-2) 前記マイクロレンズを収容するキャビティを形成するための支持 壁を前記透光領域上に形成する工程と、
- (b-3) 前記支持壁に透光性カバーを固着して前記キャビティを形成し、 前記透光性カバーを介して前記キャビティの内部に導入される外部光が、前記マ イクロレンズを介して前記受光素子層の前記半導体受光素子に照射されるように する工程とが実行されることを特徴とするものである。

本発明の第2の観点による固体イメージセンサの製造方法では、工程(a)において、複数の半導体受光素子と、それら半導体受光素子に対して光の照射を可能にする透光領域とを含む前記受光素子層を形成し、工程(b)において、前記透光領域を介して前記受光素子層の前記半導体受光素子に光を導入する前記光導入層を形成し、工程(c)において、前記受光素子層の複数の前記半導体受光素子により生成される電気信号を外部に出力するための複数の出力端子を有する前記出力層または前記インターポーザを形成する。

そして、前記光導入層を形成する工程(b)では、前記受光素子層の透光領域上に複数のマイクロレンズを複数の前記画素領域に対応して配置する工程(b-1)と、前記マイクロレンズを収容するキャビティを形成するための支持壁を前記透光領域上に形成する工程(b-2)と、前記支持壁に透光性カバーを固着して前記キャビティを形成し、前記透光性カバーを介して前記キャビティの内部に導入される外部光が、前記マイクロレンズを介して前記受光素子層の前記半導体受光素子に照射されるようにする工程(b-3)とを実行する。

よって、上述した本発明の第1の観点による固体イメージセンサが得られることが明らかである。

本発明の第2の観点による固体イメージセンサの製造方法の好ましい例では、 前記受光素子層の前記透光領域上にレンズ用透光膜を形成し、そのレンズ用透光 膜それ自体をリソグラフィー法によってパターン化して複数の島状部分を形成し、 その後、複数の前記島状部分に対して熱処理を行うことによって前記島状部分の 各々の表面を湾曲させ、もって複数の前記マイクロレンズを形成する。この例で は、前記レンズ用透光膜は、有機材料からなるのが好ましい。

本発明の第2の観点による固体イメージセンサの製造方法の他の好ましい例では、前記受光素子層の前記透光領域上にレンズ用透光膜を形成し、そのレンズ用透光膜上にマスクを形成し、そのマスクを用いて前記レンズ用透光膜をエッチングして複数の島状部分を形成し、もって複数の前記マイクロレンズを形成する。この例では、前記レンズ用透光膜は、無機材料からなるのが好ましい。前記島状部分の各々の表面は、湾曲していてもよいし、湾曲していなくてもよい。

本発明の第2の観点による固体イメージセンサの製造方法のさらに他の好ましい例では、前記光導入層の前記支持壁が、前記受光素子層の前記透光領域上に複数の前記マイクロレンズを覆うように剛性板を接着し、その剛性板をエッチングして複数の前記マイクロレンズを露出させることによって形成される。この場合、複数の前記マイクロレンズと前記剛性板の間に、前記剛性板のエッチングの際にエッチング・ストッパとして機能する膜を形成する工程を含むのが好ましい。このエッチング・ストッパとして機能する膜は、十分な透光性を持っていれば残しておいてもよいが、前記剛性板のエッチングが終了した後にエッチングにより除去する方が好ましい。

前記剛性板としては、金属板、ガラス板、プラスチック板、セラミックス板、 半導体板など、剛性があって所望の支持強度(と所望の加工性)を持つものであ れば任意の板材を使用できる。

本発明の第2の観点による固体イメージセンサの製造方法のさらに他の好ましい例では、前記工程(c)の後に、前記出力層または前記インターポーザと前記受光素子層とを直接あるいは他の層を介して機械的に接続すると共に、前記出力層または前記インターポーザの前記出力端子と前記半導体受光素子により生成される電気信号の経路とを電気的に接続する工程(d)がさらに実行される。

なお、本発明の第2の観点による固体イメージセンサの製造方法においても、 前記透光性カバーは、透光性を持ち且つ前記キャビティを形成するように前記支 持壁に固着されたものであればその構成は任意であり、キャップ状あるいはその 他の任意の構成とすることができる。

本発明の第3の観点による固体イメージセンサは、

規則的に配置された複数の画素領域を一面に有する固体イメージセンサであって、

- (a) 複数の前記画素領域に対応して配置されると共に照射される光に応じて 電気信号を生成する複数の半導体受光素子と、それら半導体受光素子に対して光 の照射を可能にする透光領域とを含む受光素子層と、
- (b) 前記透光領域を介して前記受光素子層の前記半導体受光素子に光を導入するための光導入層と、
- (c) 前記受光素子層の複数の前記半導体受光素子により生成される電気信号を外部に出力するための複数の出力端子を有する出力層またはインターポーザとを備え、

前記光導入層は、

- (b-1) 透光性の本体と、
- (b-2) 前記本体の内部に一体的に形成され、且つ前記受光素子層の透光 領域上に複数の前記画素領域に対応して配置された複数のマイクロレンズとを含 み、

前記本体の内部に導入される外部光が、前記マイクロレンズを介して前記受光素子層の前記半導体受光素子に照射されるように構成されていることを特徴とするものである。

本発明の第3の観点による固体イメージセンサは、前記受光素子層と前記光導入層と前記出力層とを備えている。前記光導入層は、本体の内部に一体的に形成された複数のマイクロレンズを含んでおり、前記本体の内部に導入される外部光が、前記マイクロレンズを介して前記受光素子層の前記半導体受光素子に照射されるようになっている。

このように、本発明の第3の観点による固体イメージセンサでは、前記半導体受光素子を含む前記受光素子層に対して、外部光を導入するための前記光導入層と、外部光に応じた電気信号を出力する前記出力層またはインターポーザとが結合された構成になっている。しかも、外部光を導入するための前記光導入層は、複数の前記マイクロレンズとを含んでいるため、前記光導入層は前記マイクロレンズを含む光導入用パッケージとしての機能を果たす。したがって、本発明の固体イメージセンサは、そのような光導入用パッケージが前記受光素子層と前記出力層またはインターポーザに一体化された構成を持つ、ということができる。

また、前記光導入層の前記マイクロレンズは、半導体装置製造に使用されている公知の微細加工技術を利用して形成できるので、前記マイクロレンズを含む前記光導入用パッケージを小型化してチップサイズにすることができる。つまり、

本発明の固体イメージセンサにチップサイズの光導入用パッケージを持たせることができる。

製造方法の面では、本発明の第3の観点による固体イメージセンサは、光導入用の前記パッケージが前記受光素子層と前記出力層またはインターポーザに一体化された構成を持つため、半導体チップとは別にパッケージを形成してから半導体チップをそのパッケージ内に実装する、という工程が不要となり、製造工程が簡略になる。しかも、前記マイクロレンズは、石英ガラス層の表面ではなく、透光性の前記本体の内部に一体的に形成されるので、石英ガラス層の表面に形成する場合のような高度な技術は要求されない。

また、前記受光素子層と前記出力層またはインターポーザの作製には、複数の 半導体チップを積層して三次元構造を形成するための公知の積層技術(位置合わ せしながら基板同士を接着剤で接合して積層する技術)を使用できる。したがっ て、前記受光素子層と前記出力層またはインターポーザをそれぞれ半導体基板を 用いて形成し、その後に両者を積層・一体化するようにすれば、前記受光素子層 と前記出力層またはインターポーザの作製も容易である。

よって、本発明の第3の観点による固体イメージセンサは、その製造に格別に 高度な技術が不要であり、容易に製造することができるものである。

動作速度の面で見ると、前記光導入層の前記マイクロレンズは、前記受光素子層の前記透光領域上に配置されるため、前記マイクロレンズを前記透光領域に対して可能な限り近接して配置することにより、前記マイクロレンズを通った外部光を前記半導体受光素子で直ちに電気信号に変換できる。その電気信号は、前記受光素子層から直ちに前記出力層またはインターポーザを介して外部に出力できる。このため、外部光を変換して得た前記電気信号に対する配線長を極めて短く

することができる。しかも、前記電気信号は、CCDを使って逐次的に転送することも不要である。よって、近年の信号処理速度向上の要請に応える十分高い動作速度(例えば、GHzオーダーの動作周波数)を得ることが可能である。

機能の面で見ると、本発明の第3の観点による固体イメージセンサでは、必要に応じて、入力電気信号の増幅回路や信号処理回路などの種々の回路を前記受光素子層あるいは前記出力層またはインターポーザまたはそれらの中に組み込んだり、所望の信号処理回路を含む信号処理回路層を別個に形成して前記受光素子層と前記出力層またはインターポーザの間に組み込んだりすることが容易に行える。したがって、必要に応じて、入力電気信号の増幅回路や信号処理回路などの種々の必要な回路を本発明の第3の観点による固体イメージセンサに組み込むことが可能である。

このように、本発明の第3の観点による固体イメージセンサによれば、本発明の第1の観点による固体イメージセンサの場合と同様に、高速、高感度かつ高機能で超小型の固体イメージセンサが得られる。

本発明の第3の観点による固体イメージセンサの好ましい例では、複数の前記マイクロレンズは、前記受光素子層の前記透光領域の表面に配置される。前記マイクロレンズと前記半導体受光素子との距離を短縮できるからである。

本発明の第3の観点による固体イメージセンサの他の好ましい例では、前記受光素子層または前記出力層または前記インターポーザが、複数の前記半導体受光素子が生成する電気信号を処理する少なくとも一つの半導体素子を含む。この例では、前記半導体受光素子が生成する電気信号に所望の処理を施してから出力できるという利点がある。

本発明の第3の観点による固体イメージセンサのさらに他の好ましい例では、

前記受光素子層の前記半導体受光素子として、フォトダイオード、フォトトランジスタおよびMOSトランジスタの少なくとも一つを含む。

本発明の第3の観点による固体イメージセンサのさらに他の好ましい例では、 前記出力層または前記インターポーザが、半導体基板中に埋め込まれた埋込配線 を有しており、前記受光素子層の前記半導体受光素子により生成される前記電気 信号は、前記埋込配線を介して前記出力層または前記インターポーザの前記出力 端子に送られる。

本発明の第3の観点による固体イメージセンサのさらに他の好ましい例では、 前記受光素子層の前記透光領域が絶縁膜によって形成される、あるいは、絶縁膜 と半導体基板によって形成される。

本発明の第3の観点による固体イメージセンサのさらに他の好ましい例では、 前記受光素子層と前記出力層または前記インターポーザの間に、前記半導体受光 素子により生成される前記電気信号に対して所定の信号処理を施すための信号処 理回路を含む信号処理層が設けられる。

本発明の第4の観点による固体イメージセンサの製造方法は、

規則的に配置された複数の画素領域を一面に有する固体イメージセンサの製造 方法であって、

- (a) 複数の前記画素領域に対応して配置されると共に照射される光に応じて 電気信号を生成する複数の半導体受光素子と、それら半導体受光素子に対して光 の照射を可能にする透光領域とを含む受光素子層を形成する工程と、
- (b) 透光性の本体の内部に一体的に形成された複数のマイクロレンズを含む、前記透光領域を介して前記受光素子層の前記半導体受光素子に光を導入するための光導入層を形成する工程と、

- (c) 前記受光素子層の複数の前記半導体受光素子により生成される電気信号を外部に出力するための複数の出力端子を有する出力層またはインターポーザを 形成する工程と、
- (d) 前記工程(a)で形成した前記受光素子層と前記工程(b)で形成した前記光導入層とを機械的に接続し、もって前記光導入層の内部に導入される外部 光が前記マイクロレンズを介して前記受光素子層の前記半導体受光素子に照射されるようにする工程と、
- (e) 前記工程(c)で形成した前記出力層または前記インターポーザと前記工程(b)で形成した前記光導入層とを直接、または他の層を介して機械的に接続すると共に、前記出力層または前記インターポーザの前記出力端子と前記半導体受光素子により生成される電気信号の経路とを電気的に接続する工程とを備えたことを特徴とするものである。

本発明の第4の観点による固体イメージセンサの製造方法では、工程(a)において、複数の半導体受光素子と、それら半導体受光素子に対して光の照射を可能にする透光領域とを含む前記受光素子層を形成し、工程(b)において、前記透光領域を介して前記受光素子層の前記半導体受光素子に光を導入する前記光導入層を形成し、工程(c)において、前記受光素子層の複数の前記半導体受光素子により生成される電気信号を外部に出力するための複数の出力端子を有する前記出力層または前記インターポーザを形成する。

そして、工程(d)において、 前記工程(a)で形成した前記受光素子層と前記工程(b)で形成した前記光導入層とを機械的に接続し、もって前記光導入層の内部に導入される外部光が前記マイクロレンズを介して前記受光素子層の前記半導体受光素子に照射されるようにし、工程(e)において、前記工程(c)で形成した前記出力層または前記インターポーザと前記工程(b)で形成した前

記光導入層とを直接、または他の層を介して機械的に接続すると共に、前記出力層または前記インターポーザの前記出力端子と前記半導体受光素子により生成される電気信号の経路とを電気的に接続する。

よって、上述した本発明の第3の観点による固体イメージセンサが得られることが明らかである。

本発明の第4の観点による固体イメージセンサの製造方法の好ましい例では、 前記光導入層を形成する工程(b)において、複数の前記マイクロレンズが、前 記本体の所望部分に屈折率の異なるレンズ領域を形成することにより形成される

#### 図面の簡単な説明

図1は、本発明の第1実施形態の固体イメージセンサの構成を示す要部拡大断面図である。

図2は、図1の第1実施形態の固体イメージセンサの概略構成を示す要部断面 図である。

図3は、図1の第1実施形態の固体イメージセンサの製造方法を示す工程図である。

図4は、図1の第1実施形態の固体イメージセンサの製造方法を示す工程図で、図3の続きである。

図5は、図1の第1実施形態の固体イメージセンサの製造方法を示す工程図で、図4の続きである。

図6は、図1の第1実施形態の固体イメージセンサの製造方法を示す工程図で、図5の続きである。

図7は、図1の第1実施形態の固体イメージセンサの製造方法を示す工程図で、図6の続きである。

図8は、図1の第1実施形態の固体イメージセンサの製造方法を示す工程図である。

図9は、図1の第1実施形態の固体イメージセンサの製造方法を示す工程図で、図7と図8の続きである。

図10は、図1の第1実施形態の固体イメージセンサの製造方法を示す工程図で、図9の続きである。

図11は、図1の第1実施形態の固体イメージセンサの製造方法を示す工程図で、図10の続きである。

図12は、図1の第1実施形態の固体イメージセンサの製造方法を示す工程図で、図11の続きである。

図13は、図1の第1実施形態の固体イメージセンサの各画素領域の回路構成 を示す回路図である。

図14は、本発明の第2実施形態の固体イメージセンサを示す要部拡大断面図である。

図15は、本発明の第3実施形態の固体イメージセンサを示す要部拡大断面図である。

図16は、明の第4実施形態の固体イメージセンサの概略構成を示す要部断面 図である。

図17は、図16の第4実施形態の固体イメージセンサの製造方法を示す工程図である。

図18は、図16の第4実施形態の固体イメージセンサの製造方法を示す工程 図で、図17の続きである。 図19は、図16の第4実施形態の固体イメージセンサの他の製造方法を示す工程図である。

図20は、図16の第4実施形態の固体イメージセンサの他の製造方法を示す 工程図で、図19の続きである。

# 発明を実施するための最良の形態

以下、本発明の好適な実施の形態について添付図面を参照しながら説明する。

## 第1実施形態

## 固体イメージセンサの構成

図2は、本発明の第1実施形態の固体イメージセンサ1の要部構成を示す部分 断面図であり、図1はそのイメージセンサ1の部分拡大断面図である。

図1および図2に示すように、この固体イメージセンサ1は3層構造であり、 出力層10と受光素子層20と光導入層40とを備えている。この固体イメージ センサ1は、マトリックス・アレイ状に配置された複数の画素領域PXを備えて おり、それら画素領域PXの全体で画像を撮像して電気信号に変換し、出力する 。各画素領域PXの平面形状は、この実施形態では矩形であるが、円形、六角形 など、他の形状でもよいことは言うまでもない。

光導入層40は、イメージセンサ1の外部にある画像(外部画像)からの光を取り込んで画素領域PX毎に受光素子層20に送る。受光素子層20は、画素領域PX毎に、光導入層40で取り込んだ光をその光に対応する電気信号に変換する。出力層10は、画素領域PX毎に、受光素子層20で得た電気信号をイメージセンサ1の外部に出力する。こうして出力される電気信号は、例えば、表示装置に送られてそのスクリーンに外部画像を表示するのに使用され、あるいは任意の信号処理装置に送られ、所定の信号処理に使用される。

次に、光導入層40と受光素子層20と出力層10の各々の詳細な構成を説明する。

受光素子層20は、図1に明瞭に示すように、下面が絶縁膜27で覆われたp型の単結晶Si基板21を有している。Si基板21の上面には、絶縁分離膜22が選択的に形成されており、その絶縁分離膜22によって、複数の素子形成領域(活性領域)が画素領域PXに一対一に対応して形成されている。つまり、それら素子形成領域は、画素領域PXと同じマトリックス状に配置されている

以下の説明では、絶縁分離膜 2 2 が形成されている領域を「絶縁分離領域」と呼ぶ。従って、S i 基板 2 1 の上面には、絶縁分離領域と、複数の素子形成領域 (活性領域) とが存在することになる。

Si基板21の各素子形成領域の内部には、一つのMOS(Metal-Oxide-Semi conductor)電界効果トランジスタ(以下、MOSトランジスタという)Mと、一つのフォトダイオードPDが形成されている。MOSトランジスタMとフォトダイオードPDは互いに電気的に接続されている。フォトダイオードPDは、導入される光を電気信号に変換する半導体受光素子である。MOSトランジスタMは、フォトダイオードPDが生成する電気信号を受光素子層20から取り出すためのスイッチング用半導体素子である。

MOSトランジスタMは、Si基板21の内部に間隔をあけて形成された一対のn+型ソース・ドレイン領域(S/D領域)23a、23bと、S/D領域23aと23bの間でSi基板21の上面を覆う絶縁膜25aaと、絶縁膜25aa上に形成されたゲート電極24とから構成されている。絶縁膜25aaは、絶縁膜25aのゲート電極24の直下にある部分であり、ゲート絶縁膜として機能する。ゲート電極24は、素子形成領域の一方(図1では左側)の端の近傍に配置されている。そのゲート電極24の側において、絶縁分離膜22の上には配線

膜31が形成されている。その配線膜31は、絶縁膜25aに形成された窓を介して一方のソース・ドレイン領域23a(図1では左側)に接触している。素子形成領域の表面のその窓以外の部分は、絶縁膜25aで覆われている。

フォトダイオードPDは、他方のn<sup>+</sup>型のソース・ドレイン領域23b(図1では右側)とp型の単結晶Si基板21から構成されている。つまり、フォトダイオードPDは、MOSトランジスタMのソース・ドレイン領域23bを共用しており、それによってフォトダイオードPDとMOSトランジスタMとが電気的に接続されている。ソース・ドレイン領域23bが、フォトダイオードPDの受光領域となる。

各素子形成領域に形成されたMOSトランジスタMとフォトダイオードPDは、いずれも層間絶縁膜25bによって覆われている。この層間絶縁膜25bは、Si基板21の全面を覆っている。層間絶縁膜25bの上には、それよりも厚い層間絶縁膜26がSi基板21の全面を覆って形成されている。層間絶縁膜26の表面は、光導入層40の形成・固着を容易にするために、Si基板21と平行になるように平坦化されている。

層間絶縁膜  $25 \, \mathrm{b} \, \mathrm{b} \, 26 \, \mathrm{c}$  絶縁膜  $25 \, \mathrm{a} \, \mathrm{t}$ 、当該イメージセンサ  $1 \, \mathrm{m}$  検出可能 な光を透過可能な材料(例えば  $\mathrm{SiO}_2$ )で形成される。光導入層  $40 \, \mathrm{c}$  よって イメージセンサ  $1 \, \mathrm{m}$  の内部に導入される外部光は、層間絶縁膜  $25 \, \mathrm{b} \, \mathrm{b} \, \mathrm{c} \, 26 \, \mathrm{c}$  絶縁 膜  $25 \, \mathrm{a} \, \mathrm{e}$  貫通して、受光素子層  $20 \, \mathrm{m} \, \mathrm{e}$  表子形成領域に形成されたフォトダイ オード  $\mathrm{PD}$  に照射される。したがって、層間絶縁膜  $25 \, \mathrm{b} \, \mathrm{c} \, 26 \, \mathrm{c} \, \mathrm{e}$  絶縁 の各フォトダイオード形成領域に対応(ほぼ重複)する箇所が「透光領域」とな る。後述の通り、光導入層  $40 \, \mathrm{d} \, \mathrm{c} \, \mathrm{t} \, \mathrm{c} \, \mathrm{f}$  透光領域」の上に形成・固着されている。

第1実施形態では、受光素子層20の表面全体が透光可能となっているが、こ

れは必ずしも必要ではない。受光素子層20の表面の一部が透光可能となっていてもよい。受光素子層20の表面にフォトダイオードPDに対応して「透光領域」が存在すれば足りる。

Si基板21には、絶縁分離膜22 (絶縁分離領域)の位置に、基板21の上面と下面を接続する複数の埋込配線が形成されている。それら埋込配線の各々は、基板21を上下に貫通する透孔の内側壁を覆う絶縁膜28と、その絶縁膜28の内側に充填された導電性プラグ29と、その導電性プラグ29の下端に接触して形成されたマイクロバンプ電極30とから構成されている。導電性プラグ29の上端は、絶縁分離膜22の上に形成された配線膜31に接触しており、その配線膜31はn<sup>+</sup>型のソース・ドレイン領域23aに接触しているので、そのソース・ドレイン領域23aに接触しているので、そのソース・ドレイン領域23aに接触しているので、そのソース・ドレイン領域23aに接触しているので、そのソース・ドレイン領域23aに接触しているので、そのソース・ドレイン領域23aに接触しているので、そのソース・ドレイン領域23aに接続されている。

この第1実施形態では、スイッチング用トランジスタとしてn-チャネルMO Sトランジスタ (nMOS) を使用しているが、p-チャネルMOSトランジスタ (pMOS) を使用してもよいし、n-チャネルMOSトランジスタとp-チャネルMOSトランジスタを組み合わせて相補型MOS (CMOS) トランジスタ構成としてもよい。MOSトランジスタ以外のトランジスタや他の電子素子でもよい。

次に、光導入層40について説明する。

光導入層40は、受光素子層20の層間絶縁膜26(換言すれば、受光素子層20の透光領域)の上に形成・固着されている。光導入層40は、層間絶縁膜26の平坦化された上面に支持壁50によって支持された、平板状の石英キャップ51を有している。支持壁50の下端と上端は、層間絶縁膜26の上面とキャップ51の内面にそれぞれ固着されている。

支持壁50により、層間絶縁膜26とキャップ51の間にキャビティ42が形成されており、そのキャビティ42の内部に複数のマイクロレンズ43がマトリックス状に配置されている。これらのマイクロレンズ43は、画素領域PXに対して一対一対応で配置されている、換言すれば、受光素子層20中のフォトダイオードPDを有する素子形成領域の真上にそれらと重なるようにそれぞれ配置されている。

キャップ 51 の平面形状は、ここでは当該イメージセンサ1 の平面形状に合わせて矩形となっているが、これ以外の形状であってもよい。キャビティ42 の平面形状は、キャップ 51 の平面形状と同じ矩形であるが、これ以外の形状であってもよい。マイクロレンズ43 の平面形状は、ここでは円形であるが、これ以外の形状であってもよい。マイクロレンズ43 の高さは、例えば $1\mu m \sim 3\mu m$ である。

支持壁 5 0 は、キャビティ4 2 の外周縁を画定するように矩形のキャップ 5 1 の周縁全体に沿って延在すると共に、キャップ 5 1 の周縁以外の箇所(つまり内側)にも部分的に延在している。支持壁 5 0 は、キャビティ4 2 を形成するために設けるものであるから、矩形のキャップ 5 1 の周縁のみに沿って配置して矩形状に形成するだけでもよい。しかし、そうすると、光導入層 4 0 の機械的強度が不足する恐れがある。そこで、この点を考慮して、キャップ 5 1 の周縁以外の箇所(つまり内側)では、適当な箇所に支持壁 5 0 を升目状に配置し、その強度不足の問題を解消している。

支持壁50は、図1に明瞭に示すように、アルミニウム(A1)膜44と接着 剤45と単結晶Si板41と接着剤46から形成されており、4層構造を持って いる。これは、光導入層40の製造工程に起因するものである。その製造工程の 詳細は後述する。 A1膜44は、通常、蒸着法やスパッタリング法によって、マイクロレンズ43を覆うように層間絶縁膜26の上面全体に所定厚さで形成される。このため、接着剤を使用しなくても、A1膜44は層間絶縁膜26の上面とマイクロレンズ43の表面に固着する。マイクロレンズ43上のA1膜44はエッチングによって除去されるが、マイクロレンズ43の間ではA1膜44はエッチングされずに残存する。このエッチングにより除去されなかったA1膜44の部分が、支持壁50の一部を構成している。

A 1 膜 4 4 の上には、所定厚さの単結晶 S i 板 4 1 が接着剤 4 5 を用いて固着 されている。 S i 板 4 1 は、キャビティ 4 2 を形成するために、エッチングによって選択的に除去されるが、エッチングにより除去されなかった S i 板 4 1 の部分が、支持壁 5 0 の他の一部を構成している。

Si板41の上には、石英キャップ51が接着剤46を用いて固着されていて、そのキャップ51によってキャビティ42の上部開口の全体を閉鎖している。 その結果、キャビティ42は、層間絶縁膜26と支持壁50と石英キャップ51とで画定される。また、支持壁50は、A1膜44、接着剤45、単結晶Si板41、接着剤46の4層構造となる。

石英キャップ51を形成する石英ガラスは、当該イメージセンサ1が検出可能な光に対して透光性を持っているので、外部光はキャップ51を通ってキャビティ42内に入ることができる。そして、キャビティ42内に入った外部光は、マイクロレンズ43で集光されてから、層間絶縁膜26と25bと絶縁膜25aを貫通して各素子形成領域のフォトダイオードPDに、画素領域PX毎に照射されることになる。

次に出力層10について説明する。

出力層10は、照射される外部光に応じて受光素子層20で生成される電気信

号を、当該イメージセンサ1の外部に出力するための層である。この出力層10は、上下二つの表面が絶縁膜13と12でそれぞれ覆われた単結晶Si基板11を有している。このSi基板11には、その上面と下面を接続する(つまりSi基板11を上下に貫通する)複数の埋込配線が形成されている。それら埋込配線の各々は、Si基板11を上下に貫通する透孔の内側壁を覆う絶縁膜14と、その絶縁膜14の内側に充填された導電性プラグ15と、その導電性プラグ15の上下端に接触して形成されたマイクロバンプ電極17と16を持つ。

出力層10のSi基板11と受光素子層20のSi基板21は、対応するマイクロバンプ電極17と30を重ね合わせて溶着させると共に、両基板11と21の間の隙間に接着剤61を充填することによって互いに固着されている。Si基板11と21は互いに平行になっている。接着剤61としては、ポリイミド樹脂、エポキシ樹脂等が好適に使用できる。

この第1実施形態の固体イメージセンサ1では、出力層10のSi基板11の内部には半導体素子が存在せず、Si基板11は埋込配線のベースとして使用されているだけである。したがって、Si基板11の導電型は任意である、つまり n形でもよいし、p型でもよいし、ドーパントを含まないi型でもよい。しかし、後述する第2および第3の実施形態のように、Si基板11の内部に半導体素子を形成する場合は、その半導体素子の構成に合うようにSi基板11の導電型を選択する必要がある。

#### 固体イメージセンサの動作

WO 03/041174

次に、以上の構成を持つ第1実施形態の固体イメージセンサ1の動作について 説明する。

まず、イメージセンサ1の撮像面、すなわち光導入層40の石英キャップ51 の表面を、所望の撮像対象物に向け、その撮像対象物の近傍に置く。すると、そ の撮像対象物から発せられた光 (外部光) が石英キャップ51を通ってイメージセンサ1の内部 (つまりキャビティ42) に取り込まれる。取り込まれた光は、キャビティ42内のマイクロレンズ43によって、受光素子層20のフォトダイオードPD上に集光・照射せしめられる。この集光・照射は、画素領域PX毎に行われる。

各画素領域PX内のフォトダイオードPDは、こうして受け取った光を光電変換し、その光の強度に応じた電気信号を生成する。この電気信号は、そのフォトダイオードPDに接続されたスイッチング用MOSトランジスタMを介して出力層10に送出される。つまり、電気信号を取り出す際にMOSトランジスタMがスイッチングされてON(導通)状態となるので、その電気信号は、受光素子層20の配線膜31と導電性プラグ29とマイクロバンプ電極30を介してSi基板21の下面(受光素子層20の外部)に送られる。その電気信号はさらに、出力層10のマイクロバンプ電極17と導電性プラグ15を介して、固体イメージセンサ1の最下面にあるマイクロバンプ電極16に送られる。こうして、出力層10のマイクロバンプ電極16からその電気信号を取り出すことが可能となる。

この第1実施形態では、出力層10のマイクロバンプ電極16が、当該固体イメージセンサ1の出力端子として機能する。

このように、第1実施形態の固体イメージセンサ1の出力電気信号は、その最下面すなわち底面にアレイ状に設けられたマイクロバンプ電極(出力端子)16を介して出力される。したがって、このイメージセンサ1は、いわゆる「エリア・アレイ・パッケージ」と同等の構造を持っていると言うことができる。

図13は、各画素領域PX内の回路構成を示す回路図である。図13より理解 されるように、フォトダイオードPDのカソードがMOSトランジスタMの一方 のソース・ドレイン領域に接続されている。そして、MOSトランジスタMのゲ ート電極と他方のソース・ドレイン領域は、信号線Bと信号線Wにそれぞれ接続されている。この回路構成は公知であるから、ここではこれ以上の説明を行わない。

### 固体イメージセンサの製法

続いて、図3~図12を参照しながら、上記構成を持つ本発明の第1実施形態 の固体イメージセンサ1の製造方法について説明する。

まず、図 3 に示すように、絶縁膜(ここでは $SiO_2$ 膜) 27を介して2枚の 単結晶Si基板71と21を貼り合わせてなるSOI(Silicon On Insulator) 基板を準備する。そして、公知の方法によって、上方のSi基板21の内部に所 望の画素領域PXに対応して複数の素子形成領域を形成する。さらに、各素子形 成領域の内部にMOSトランジスPMとフォトダイオードPDを形成し、それら MOSトランジスPMに接続された埋込配線を形成する。こうして図 PD 3 に示す構 成を得る。

図3に示す構成を得る方法は任意であるが、例えば次のようにして形成する。まず、公知の方法により、SOI基板を構成するp型Si基板21の表面に絶縁分離膜(例えばSiO2膜)22を選択的に形成し、もってそのSi基板21の表面に複数の画素領域PXに対応した素子形成領域をアレイ状に画定する。次に、公知の方法により、絶縁分離膜22にSi基板21を上下に貫通する複数の透孔を形成する。この時、公知の方法により、それら透孔の直下において絶縁膜27も部分的に除去し、透孔の底部がSi基板71側に露出するようにする。そして、それら透孔の内側壁を絶縁膜28で覆ってから、それら透孔内に導電性プラグ29を充填する。このとき、導電性プラグ29の上端は透孔の上端より露出し、他方、導電性プラグ29の下端はSi基板71に接触する。こうして、絶縁分離膜22の存在する領域(すなわち、絶縁分離領域)に対して図3に示す構成

の埋込配線を形成する。

その後、各素子形成領域内において、公知の方法により、Si基板21の表面に絶縁膜25aを形成する。そして、絶縁膜25aの上にゲート電極(例えばポリシリコン製とする)24を選択的に形成する。絶縁膜25aのゲート電極24の直下の部分が、ゲート絶縁膜25aaとなる。この時、各素子形成領域において、Si基板21の全表面が絶縁膜25aで覆われる。その後、公知の方法により、Si基板21の内部に一対のn+型のソース・ドレイン領域23aと23bを形成して、MOSトランジスタMを完成する。

そこで、次に、公知のエッチング法によって、埋込配線に近い側のソース・ドレイン領域23aに通じる窓を絶縁膜25aに開けてから、絶縁膜25aと絶縁分離膜22の上に導電性の配線膜31を選択的に形成する。この時、配線膜31は、一方では、絶縁膜25aの窓を介してソース・ドレイン領域23aに接触し、他方では、導電性プラグ29の上端に接触する。したがって、ソース・ドレイン領域23aと導電性プラグ29が配線膜31によって電気的に接続される。

その後、ゲート電極24と配線膜31を層間絶縁膜25bで覆い、さらにその上に層間絶縁膜26を形成する。そして、層間絶縁膜26の表面をCMP (Chemical Mechanical Polishing) 法またはエッチング法により研磨して平坦化する。こうして、図3に示す構造を得る。

続いて、図3の構造において、層間絶縁膜26の平坦化された表面全体にマイクロレンズ43用の膜を形成する。この膜の材料としては、フォトレジスト、有機高分子などの有機材料、あるいは、ポリシリコン、酸化シリコン( $SiO_2$ )、窒化シリコン( $SiN_X$ )などの無機材料が好適に使用でき、塗布、スパッタリング、CVDなどの方法で所望の厚さの膜とする。

マイクロレンズ43をフォトレジストや有機高分子の膜で形成する場合は、そ

の膜をフォトリソグラフィおよびエッチング法により略円形の島状部分にパターン化してから、熱処理を加える。すると、それら島状部分の表面が凸球面状に弯曲し、図4に示すように、各素子形成領域を覆うマイクロレンズ43となる。

マイクロレンズ43をポリシリコン、酸化シリコン、窒化シリコンなどの無機材料の膜で形成する場合は、その無機材料膜の上に所望のマイクロレンズの形状にパターン化したフォトレジスト膜(フォトレジスト・パターン)を形成し、そのフォトレジスト膜をマスクとして前記無機材料膜を選択的にエッチングする。こうして、前記フォトレジスト・パターンを前記無機材料膜に転写することによって、略円形の島状部分を形成する。これらの島状部分がマイクロレンズ43となる。

上記二つの方法によって形成され得るマイクロレンズ43は、層間絶縁膜26 の平坦な表面に、画素領域PXに対して一対一対応でアレイ状に配置される。

その後、蒸着、スパッタリングなどの方法で、層間絶縁膜26の平坦化された表面全体に、先に形成したマイクロレンズ43の全体を覆うようにA1膜44を形成する。A1膜44の厚さは、例えば100nm~400nmである。この時の状態は図4に示すようになる。図4より理解されるように、A1膜44は、大部分がマイクロレンズ43上にあるが、一部は隣接するマイクロレンズ43間の隙間を通って層間絶縁膜26の表面に接触・固着している。

続いて、図5に示すように、A1 膜44 の上に所定厚さで接着剤45 を塗布する。この時、単結晶Si 板41 の接着を容易にするために、公知の方法で、塗布した接着剤45 の表面を平坦化する。こうして、図5に示す構造を得る。そして、その接着剤45 の表面に所定厚さ(例えば約100  $\mu$ m $\sim$ 1000  $\mu$ m) の単結晶Si 板41 を貼り付ける。このSi 板41 は、キャビティ42 を形成するための支持壁50 の一部に使用するものである。このときの状態は、図6に示すよ

うになる。

接着剤45の表面に貼り付けられた単結晶Si板41は、その表面を所望の厚さになるまで研磨して薄くする。研磨後の基板41の厚さは、例えば、約 $50\mu$ m $\sim 200\mu$ mである。この時の状態は、図7に示すようになる。

なお、本実施形態では、キャビティ42を形成するために単結晶Si板41を 用いているが、これに限定されるものではない。所望の剛性を有すると共にエッ チング等の加工性に優れたものであれば、他の任意の材料からなる板を用いるこ とができることは言うまでもない。

その後、図6の構造において最下位にあるSi基板71の全体を、研磨またはエッチングによって除去し、Si基板71とSi基板21の間にある絶縁膜27を露出させる。そして、公知の方法により、各埋込配線の導電性プラグ29の下端にマイクロバンプ電極30を形成・固着する。このときの状態は、図7に示すようになる。

後述するように、A1膜44は、単結晶Si板41と接着剤45のエッチングを行う際に、その下方にあるマイクロレンズ43を保護するためのものである、換言すれば、A1膜44は、その際のエッチング・ストッパとして使用するものである。よって、このような機能が得られるものであれば、A1以外の任意の膜を使用できる。

他方、出力層10を製作するために、図8に示すように、絶縁膜(ここではSi  $O_2$ 膜)12を介して2枚の単結晶Si 基板81と11を貼り合わせてなるSO I 基板を準備する。そして、基板11を上下に貫通する複数の透孔を形成する。この時、それら透孔の直下において絶縁膜12も部分的に除去し、透孔の底部をSi 基板81の側に露出させるようにする。そして、それら透孔の内側壁を絶縁膜14で覆ってから、それら透孔内に導電性プラグ15を充填する。このとき

、導電性プラグ15の上端は透孔の上端より露出し、導電性プラグ15の下端は Si基板81の表面に接触する。さらに、各埋込配線の導電性プラグ15の上端 にマイクロバンプ電極17を形成・固着する。こうして、図8に示す構成の埋込 配線が得られる。

次に、図9に示すように、マイクロバンプ電極30とマイクロバンプ電極17を互いに向かい合わせながら、図8に示すSi基板11のマイクロバンプ電極17側の面に、図7の構造を載せる。そして、両構造の間の隙間に接着剤61を充填して両構造を互いに固着させる。また、マイクロバンプ電極30とマイクロバンプ電極17は、互いに溶着される。その状態でSi基板81の全体を研磨またはエッチングによって除去し、図10に示すように、絶縁膜12と導電性プラグ15を露出させる。

さらに、各導電性プラグ15の下端にマイクロバンプ電極16を形成・固着し、図11に示す構造を得る。この時、出力層10の上に受光素子層20が接着され、受光素子層20の上に、光導入層40を形成するマイクロレンズ43等が載った状態になる。

そこで、適当なマスクを用いて、最上位のSi板41を選択的にエッチングし、そのSi板41に透孔を形成する。続いて、同じマスクを用いて、Si板41の下位にある接着剤45をエッチングにより選択的に除去する。これら二つのエッチング工程において、A1膜44がエッチング・ストッパとして働くので、その下にあるマイクロレンズ43がエッチング作用の影響を受けない。よって、マイクロレンズ43が確実に保護される。

次に、同じマスクを用いて、それら透孔内に露出しているA1膜44をエッチングにより選択的に除去する。こうして、図12に示す状態が得られる。この状態では、キャビティ42がほぼ形成されていると共に、マイクロレンズ43がキ

ャビティ42内に露出している。

最後に、キャビティ42を形成するのに用いたSi板41の上に、接着剤46を用いて石英ガラスよりなる矩形のキャップ51を接着し、内部の空間を閉鎖する。こうして、光導入層40の支持壁50とキャビティ42が形成される。

以上のような工程を経ることにより、図1と図2に示すような3層構造の固体 イメージセンサ1が得られる。

接着剤46は、キャップ51の光透過率をできるだけ低下させないためには、 図示しているように、支持壁50の上端部にのみ配置するのがよい。しかし、接 着剤46の塗布工程を簡略化するために、キャップ51の内面全体に塗布しても よい。この場合、接着剤46の存在によって光透過率が少し低下するが、実用上 は問題が生じない程度に調整が可能である。

なお、出力層10の製造方法は、ここで述べたものに限定されず、他の任意の 方法が使用できることは言うまでもない。

以上説明したように、本発明の第1実施形態の固体イメージセンサ1は、受光素子層20と光導入層40と出力層10とを備えて構成されている。そして、光導入層40は、複数のマイクロレンズ43と支持壁50と透光性の石英キャップ51とを含んでおり、透光性キャップ51を介してキャビティ42の内部に導入される外部光が、マイクロレンズ43を介して受光素子層40内の半導体受光素子、つまりフォトダイオードPDに照射されるようになっている。

このように、第1実施形態の固体イメージセンサ1では、フォトダイオードPDを含む受光素子層20に対して、外部光を導入するための光導入層40と外部光に応じた電気信号を出力する出力層10とが結合された構成になっている。しかも、外部光を導入するための光導入層40は、支持壁50と透光性キャップ51により形成されるキャビティ42と、そのキャビティ42内に配置された複数

のマイクロレンズ43とを含んでいるため、光導入層40はマイクロレンズ43 を含むパッケージとしての機能を果たす。したがって、第1実施形態の固体イメージセンサ1は、そのような光導入用パッケージが受光素子層20と出力層10 に一体化された構成を持つ、ということができる。

また、光導入層40のマイクロレンズ43と支持壁50とキャビティ42は、 半導体装置製造に使用されている公知の微細加工技術を利用して形成できるので、 マイクロレンズ43を含む光導入用パッケージを小型化してチップサイズにする ことができる。つまり、固体イメージセンサ1にチップサイズの光導入用パッケージを持たせることができる。

製造方法の面では、固体イメージセンサ1は、光導入層40からなるパッケージが受光素子層20と出力層10に一体化された構成を持つため、半導体チップとは別にパッケージを形成してから半導体チップをそのパッケージ内に実装する、という工程が不要となり、製造工程が簡略になる。しかも、マイクロレンズ43は、石英ガラス層の表面ではなく、受光素子層20の層間絶縁膜26上に形成されるので、石英ガラス層の表面に形成する場合のような高度な技術は要求されない。

また、受光素子層20と出力層10の作製には、複数の半導体チップを積層して三次元構造を形成するための公知の積層技術(位置合わせしながら基板同士を接着剤で接合して積層する技術)を使用できる。したがって、受光素子層20と出力層10をそれぞれ半導体基板を用いて形成し、その後に両者を積層・一体化するようにすれば、受光素子層20と出力層10の作製も容易である。

よって、固体イメージセンサ1は、その製造に格別に高度な技術が不要であり、<br/>
、容易に製造することができるものである。

動作速度の面で見ると、光導入層40のマイクロレンズ43は、受光素子層20の透光領域上に近接して配置されるため、マイクロレンズ43を通った外部光をフォトダイオードPDで直ちに電気信号に変換できる。その電気信号は、受光素子層20から直ちに出力層10を介して外部に出力できる。このため、外部光を変換して得た電気信号に対する配線長を極めて短くすることができる。しかも、その電気信号は、CCDを使って逐次的に転送することも不要である。よって、近年の信号処理速度向上の要請に応える十分高い動作速度(例えば、GHzオーダーの動作周波数)を得ることが可能である。

機能の面で見ると、固体イメージセンサ1では、必要に応じて、入力電気信号の増幅回路や信号処理回路などの種々の回路を受光素子層20あるいは出力層10またはそれら両層の中に組み込んだり、所望の信号処理回路を含む信号処理回路層を別個に形成して受光素子層20と出力層10の間に組み込んだりすることが容易に行える。したがって、必要に応じて、入力電気信号の増幅回路や信号処理回路などの種々の必要な回路を固体イメージセンサ1に組み込むことが可能である。

このように、本発明の第1実施形態によれば、高速、高感度かつ高機能で超小型の固体イメージセンサ1が得られる。

なお、受光素子層20のSi基板21の下面に形成された絶縁膜27は、必ずしも必要ではない。絶縁性の接着剤61を使用すれば、受光素子層20と出力層10の間の電気的絶縁は確保できるからである。これは、出力層10の絶縁膜13についても同様である。

また、外部光を光電変換して得た電気信号に対して所望の信号処理を行ってから出力する場合には、受光素子層20と出力層10の間に、所望の信号処理回路を含む信号処理回路層を設けてもよい。その信号処理回路層は、受光素子層20

と同様の構成で容易に実現できるから、ここではその詳細な説明は省略する。

なお、上述した第1実施形態では、出力層10を設けているが、出力層10に 代えてインターポーザを設けてもよいことは言うまでもない。

#### 第2実施形態

図14は、本発明の第2実施形態の固体イメージセンサ1Aの構成を示す。

このイメージセンサ1Aは、第1実施形態の固体イメージセンサ1において、スイッチング用MOSトランジスタMを受光素子層20から出力層10に移したものに相当し、それ以外の構成は同じである。よって、図14において対応する構成要素には第1実施形態の固体イメージセンサ1と同じ符号を付して、それらに関する説明は省略する。

図14に示すように、この固体イメージセンサ1Aも、第1実施形態の固体イメージセンサ1と同じ3層構造である。

受講素子層 2 0'では、p型の単結晶 S i 基板 2 1 に形成された複数の素子形成領域の各々に、n<sup>+</sup>型拡散領域 2 3 が形成されている。つまり、フォトダイオードPDのみが形成されている。この点で第1実施形態の固体イメージセンサ1とは異なる。このため、各素子形成領域のほぼ全面で受光が可能となっている、つまり、各素子形成領域のほぼ全面が「受光可能領域」となっている。よって、いわゆる「フィル・ファクター(Fill Factor)、つまり画素面積に対して受光面積が占める割合」を100%に近く設定できる利点がある。その他の構成は、第1実施形態の固体イメージセンサ1と同じである。

なお、第1実施形態の固体イメージセンサ1では、各素子形成領域にMOSトランジスタMが存在するため、その分だけ「受光可能領域」が減少する。つまり、第2実施形態のイメージセンサ1Aに比べると、「フィル・ファクター」が小さくなってしまう。

出力層10'には、単結晶Si基板11に、第1実施形態の固体イメージセンサ1の受光素子層20に形成されていたMOSトランジスタMが形成されている。すなわち、出力層10'は、図14に示すように、下面が絶縁膜12で覆われたp型の単結晶Si基板11を有している。Si基板11の上面には、絶縁分離膜22'が選択的に形成されており、その絶縁分離膜22'によって、複数の素子形成領域(活性領域)が画素領域PXに一対一に対応して形成されている。つまり、それら素子形成領域は、画素領域PXと同じマトリックス状に配置されている。

Si基板11の各素子形成領域の内部には、少なくとも一つのMOSトランジスタMが形成されている。このMOSトランジスタMは、Si基板11の内部に間隔をあけて形成された一対のn<sup>+</sup>型ソース・ドレイン領域(S/D領域)23 a'、23b'と、Si基板11の上面を覆う絶縁膜25a'と、絶縁膜25a'上に形成されたゲート電極24'とから構成されている。絶縁膜25a'のゲート電極24'の直下にある部分25aa'がゲート絶縁膜として機能する。絶縁分離膜22'の上には配線膜31'が形成されており、その配線膜31'は絶縁膜25a'に形成された窓を介して一方のソース・ドレイン領域23a'(図14では左側)に接触している。素子形成領域の表面のその窓以外の部分は、絶縁膜25a'で覆われている。

Si基板11の各素子形成領域に形成されたMOSトランジスタMは、いずれも絶縁膜13によって覆われている。この絶縁膜13は、Si基板11の全面を覆っている。絶縁膜13の表面は、受光素子層20、との固着を容易にするために、Si基板11と平行になるように平坦化されている。

絶縁膜13の内部には、各素子形成領域の絶縁分離膜22°の真上に導電性プラグ18が埋設されている。その導電性プラグ18の上端と下端は、対応するマ

イクロバンプ電極17と配線膜31,にそれぞれ接触している。

絶縁分離膜22'の上に形成された配線膜31'は、一方では導電性プラグ15の上端に接触しており、他方ではn<sup>+</sup>型のソース・ドレイン領域23a'に接触しているので、ソース・ドレイン領域23a'は配線膜31'と導電性プラグ15を介してマイクロバンプ電極16に電気的に接続されている。また、配線膜31'は、絶縁膜13中に形成された導電性プラグ18の下端に接触しているので、拡散領域23にも電気的に接続されている。こうして、受光素子層20'の各フォトダイオードPDは、出力層10'の対応するMOSトランジスタMに電気的に接続されている。

なお、図14では、出力層10'に一つのMOSトランジスタしか描かれていないが、複数のトランジスタを搭載して増幅回路や信号処理回路、メモリ回路などを構成することも可能である。また、出力層を多層にしてこれらの層にそれぞれ所望の回路を作り込むことも可能である。

本発明の第2実施形態の固体イメージセンサ1Aは、第1実施形態の製造方法とほぼ同様にして製造できる。すなわち、受光素子層20'は、第1実施形態の受光素子層20とほぼ同様にして製造できることが明らかである。また、出力層10'は、第1実施形態の受光素子層20の場合と同様にしてSi基板11にMOSトランジスタMを形成すれば、他の工程は第1実施形態の出力層10の場合と同様にして製造できる。よって、それらの詳細な説明は省略する。

本発明の第2実施形態の固体イメージセンサ1Aは、以上のような構成であるから、第1実施形態の固体イメージセンサ1Aと同様の効果が得られることは言うまでもない。しかし、固体イメージセンサ1Aでは、さらに次のような効果が得られる。

一般に、CCDを利用した固体イメージセンサは、いわゆる「フィル・ファク

ター」を高くできる反面、動作速度を早くできない、入力電気信号の増幅などの処理ができない(それ専用の回路が別に必要である)、といった難点がある。他方、本発明のようなフォトダイオードやMOSトランジスタを受光素子に利用した固体イメージセンサは、高速、高感度といった性能が得られると共に、入力電気信号の増幅などの処理が可能である反面、フィル・ファクターを高くするのが難しい、という難点がある。

本発明の第2実施形態の固体イメージセンサによれば、これら両型の特徴(利点)を併せ持つことができる。つまり、高速、高感度であると共にフィル・ファクターを大きくして高解像度も実現できる。しかも、入力電気信号の増幅や演算などの処理が可能となるので、高機能化も容易である。

上述した第2実施形態においても、出力層10'に代えてインターポーザを設けてもよい。

# 第3実施形態

図15は、本発明の第3実施形態の固体イメージセンサ1Bの構成を示す。

このイメージセンサ1Bは、図14の第2実施形態の固体イメージセンサ1Aにおいて、フォトダイオードPDに代えて受光用MOSトランジスタ(フォトトランジスタ) M'を受光素子層20"の内部に設けたものに相当し、それ以外の構成は同じである。また、受光素子層20"のMOSトランジスタM'の構成は、上下が逆になっている以外は、出力層10°のMOSトランジスタMと実質的に同じである。

図15に示すように、この固体イメージセンサ1Bも3層構造であり、受光素子層20"では、単結晶Si基板21の下面側に形成された複数の素子形成領域の各々に、一対のソース・ドレイン領域23a、23bが形成されている。この点で第1実施形態および第2実施形態の固体イメージセンサ1および1Aとは異

なっている。

固体イメージセンサ1Bでは、受光素子としてのMOSトランジスタM'が各素子形成領域において上下逆に配置されているため、各素子形成領域のほぼ全面で受光が可能である、つまり、各素子形成領域のほぼ全面が「受光可能領域」となる。よって、第2実施形態と同様に、「フィル・ファクター」を100%に近く設定できる利点がある。なお、光導入層40に取り込まれた外部光は、受光素子層20"のSi基板21を介してMOSトランジスタM'に照射される。

受光素子層20"のMOSトランジスタM'は、Si基板21の下面側より内部に間隔をあけて形成された一対のn<sup>+</sup>型ソース・ドレイン領域23a、23bと、Si基板11の下面を覆う絶縁膜25aと、絶縁膜25aの下に形成されたゲート電極24とから構成されている。絶縁膜25aのゲート電極24の直下にある部分25aaがゲート絶縁膜として機能する。絶縁分離膜22の下には、配線膜31が形成されている。その配線膜31は、絶縁膜25aに形成された窓を介して一方のソース・ドレイン領域23a(図15では左側)に接触している。素子形成領域の表面のその窓以外の部分は、絶縁膜25aで覆われている。

Si基板21の各素子形成領域に形成されたMOSトランジスタM'の下面は、いずれも絶縁膜25cによって覆われている。この絶縁膜25cは、Si基板21の全面を覆っている。絶縁膜25cの表面は、出力層10'との固着を容易にするために、Si基板21と平行になるように平坦化されている。

絶縁膜25cの内部には、各素子形成領域の絶縁分離膜22の真下に導電性プラグ19が埋設されている。その導電性プラグ19の上端と下端は、対応する配線膜31とマイクロバンプ電極30とにそれぞれ接触している。

出力層 10 において、絶縁分離膜 22 の上に形成された配線膜 31 は、一方では導電性プラグ 18 の下端に接触しており、他方では $n^+$ 型のソース・ド

レイン領域23a'に接触しているので、ソース・ドレイン領域23a'は配線膜31'と導電性プラグ18を介してマイクロバンプ電極17に電気的に接続されている。マイクロバンプ電極17は、マイクロバンプ電極30に接触していて電気的に接続されているので、受光素子層20"のソース・ドレイン領域23a は、配線膜31、導電性プラグ19、マイクロバンプ電極30、マイクロバンプ電極17、導電性プラグ18、および配線層31'を介して、出力層10'のソース・ドレイン領域23a'に電気的に接続されている。

こうして、受光素子層20"の受光用の各MOSトランジスタM'は、出力層10'の対応するスイッチング用のMOSトランジスタMに電気的に接続されている。

なお、受光用のMOSトランジスタM'に代えてフォトダイオードを用いても よいことは言うまでもない。

第3実施形態の固体イメージセンサ1Bは、第1および第2の実施形態の製造 方法を組み合わせて容易に製造できる。その製造方法の一例を簡単に説明すると 、次の通りである。

まず、受光素子層 2 0 " と出力層 1 0 'を別の単結晶 S i 基板を用いてそれぞれ作製する。すなわち、受光素子層 2 0 "は、S i 基板 2 1 として図 3 に示すような S O I 基板を用いる(通常の S i 基板を用いてもよい。) S i 基板 2 1 の表面に、公知の方法で、図 1 5 に示すような受光用MO S トランジスタ M'と配線膜 3 1 を形成してから、S i 基板 2 1 の表面に絶縁膜 2 5 c を形成し、受光用MO S トランジスタ M'を覆う。その後、導電性プラグ 1 9 を絶縁膜 2 5 c 中に埋設し、絶縁膜 2 5 c の表面を平坦化してから、マイクロバンプ電極 3 0 を形成する。

他方、出力層10'は、図8に示したのと同様に、Si基板11と81からな

るSOI基板を用いて作製する。すなわち、Si基板11の表面の素子形成領域に、公知の方法でスイッチング用MOSトランジスタMを形成する。そして、配線膜31、を形成してからMOSトランジスタMと配線膜31、を絶縁膜13で覆う。絶縁膜13に導電性プラグ18を埋設してから、絶縁膜13の表面を平坦化する。そして、マイクロバンプ電極17を形成する。

ただし、図8の場合(第1実施形態)は素子形成領域にスイッチング用MOSトランジスタMが形成されていないが、第3実施形態の出力層10'にはスイッチング用MOSトランジスタMを形成する。なお、増幅回路や信号処理回路を搭載する場合には、必要に応じてスイッチング用MOSトランジスタM以外にも複数のMOSトランジスタ等を作製してよいことは言うまでもない。

次に、以上のようにして作製した受光素子層20"用の構造を持つSi基板2 1および71と、出力層10'用の構造を持つSi基板11および81とを、M OSトランジスタMとM'が形成されている側の面を向かい合わせにして貼り合 わせる。貼り合わせに際しては、図15に示すように、受光素子層20"用の構 造を持つSi基板21の表面にあるマイクロバンプ電極30と、出力層10'用 の構造を持つSi基板11の表面にあるマイクロバンプ電極17とが互いに向か い合うように接触させ、それらバンプ電極30と17の一部を溶着させることに よって結合させる。そして、Si基板21上の絶縁膜25cとSi基板11上の 絶縁膜13の間の隙間に接着剤61を充填して固着させる。

その後、研磨またはエッチングによって、受光素子層20"側のSi基板71 と絶縁膜27を完全に除去すると共に、Si基板21を裏面から部分的に除去し 、所望の受光が可能になる程度の厚さにまで十分に薄くする。

次に、図4〜図7に示したのと同様にして、薄くしたSi基板21の裏面上に 、層間絶縁膜26を形成し、その上にマイクロレンズ43とA1膜44を形成し 、接着剤層45を介して単結晶Si板41を貼り付ける。

その後、出力層10<sup>°</sup> 用の構造を持つSi基板11の側のSi基板81を裏面から研磨またはエッチングによって完全に除去し、絶縁膜12と導電性プラグ1 5の下端を露出させる。そして、露出せしめられた導電性プラグ15の下端の部分にマイクロバンプ電極16を形成する。

最後に、図12に示したのと同様の方法で、キャビティ42と支持壁50を形成してから、キャップとなる石英ガラス51を貼り付け、光導入層40を形成する。こうして、図15に示す構造が得られる。

本発明の第3実施形態の固体イメージセンサ1Bは、以上のような構成であるから、第2実施形態の固体イメージセンサ1Aと同様の効果が得られることは言うまでもない。

上述の通り、第3実施形態の固体イメージセンサ1Bでは、受光用MOSトランジスタ (フォトトランジスタ) M'に対してそのゲート電極24とは反対側から光を照射している。従って、この点で第1実施形態の固体イメージセンサ1とは異なる。

第3実施形態の固体イメージセンサ1Bでは、フォトトランジスタM'に代えてフォトダイオードを使用することもできる。こうすると、そのフォトダイオードに対してはそのフォトダイオードが形成されたSi基板を介して光が照射される。従って、この点で第2実施形態の固体イメージセンサ1Aとは異なる。

上述した第3実施形態においても、出力層10'に代えてインターポーザを設けてもよい。

### 第4実施形態

図16は、本発明の第4実施形態の固体イメージセンサ1Cの構成を示す。 このイメージセンサ1Cは、上述した第1~第3実施形態とは異なり、光導入 層40Aがキャビティを持っていない。また、受光素子層20とインターポーザ 10Aの間に、所定の半導体素子(図示せず)を内蔵した半導体素子層90が設 けられている。これらの半導体素子は、必要に応じて、半導体素子層90の上下 両面に設けられた電極30に電気的に接続されている。その他の構成は、上述し た第1実施形態と同じであるから、それらの説明は省略する。

図16に示すように、第4実施形態における光導入層40Aは、透光性の本体すなわち板状の透光性キャップ51Aと、その透光性キャップ51Aの内部に一体的に形成され且つ受光素子層20の透光領域上に複数の画素領域PXに対応して配置された複数のマイクロレンズ43とを含んでいる。図16より明らかなように、透光性キャップ51Aの内部にはキャビティは存在しない。透光性キャップ51Aは、石英板等の任意の透光性板材により形成される。

次に、以上の構成を持つ第4実施形態の固体イメージセンサ1 Cの製造方法を、図17と図18を参照しながら説明する。

まず、第1実施形態の場合と同様にして、図17に示す構成の受光素子層20 を得る。図17に示す受光素子層20の詳細構成は、下面に電極30が設けられ ていることを除いて図3のそれと同じである。

また、公知の方法により、石英板等よりなる透光性キャップ51Aの内部に、 複数のマイクロレンズ43を形成する。例えば、エッチングによって石英板の一 面を選択的に断面円弧状に除去して複数の凹部を形成する。そして、それら凹部 の中に適当なレンズ用材料を充填すれば、複数のマイクロレンズ43を埋設・内 蔵した透光性キャップ51Aが得られる。

その後、こうして得た透光性キャップ51Aを、接着剤52Aによって受光素 子層20の表面に固着する。この時、複数のマイクロレンズ43が受光素子層2 0の各透光領域上に対応する画素領域PXに重なって配置されるように、両者の 位置決めを行う。そして、受光素子層20の下面に電極30を形成する。この時の状態は図17に示すとおりである。

インターポーザ10Aは、第1実施形態で出力層10を形成するのに使用した ものと同様の方法で作製する。半導体素子層90は、第1実施形態で受光素子層 20を形成するのに使用したものと同様の方法で作製することができる。その後 、接着剤61を用いて、インターポーザ10Aの上に半導体素子層90を載せて 固着する。この時の状態は図18に示すとおりである。

最後に、インターポーザ10Aの上に固着された半導体素子層90(図18参照)の上に、接着剤61を用いて、透光性キャップ51Aを表面に固着した受光素子層20(図17参照)を固着する。こうして、図16に示した第4実施形態の固体イメージセンサ1Cが得られる。

第4実施形態の固体イメージセンサ1 Cは、以下のような方法によっても製造できる。その方法を図19と図20を参照しながら説明する。

インターポーザ10Aは、第1実施形態で出力層10を形成するのに使用したものと同様の方法で作製する。半導体素子層90は、第1実施形態で受光素子層20を形成するのに使用したものと同様の方法で作製する。その後、接着剤61を用いて、インターポーザ10Aの上に半導体素子層90を載せて固着する。ここまでの工程は図17~図18を用いて説明した上記の製造方法と同一である。その後、支持基板(例えば石英板)92を半導体素子層90の上面に紫外線分解型の接着剤93を用いて固着してから、インターポーザ10Aの下面に電極16を形成する。この時の電極16の形成工程は、インターポーザ10Aと半導体素子層90からなる積層体を支持基板92で支持しながら実行する。この時の状態は図19に示すようになる。

その後、硬化後の紫外線分解型接着剤93に所定の紫外線を照射すると、接着

剤93は化学的に分解する。その結果、周囲に悪影響を与えることなしに支持基板92を半導体素子層90から容易に分離することができる。そこで、半導体素子層90の表面に電極17を形成する。この時の状態は図20に示すようになる

他方、図17~図18を用いて説明した上記の製造方法と同一の方法により、図16に示すインターポーザ10Aと受光素子層20の積層体を形成する。そして、インターポーザ10Aと受光素子層20の積層体を、図20に示す半導体素子層90とインターポーザ10Aの積層体の上に乗せ、対向する電極17と電極30とを接触させた状態でその隙間に接着剤61を充填・硬化させ、両者を固着する。こうして、図16に示した第4実施形態の固体イメージセンサ1Cが得られる。

紫外線分解型の接着剤93に代えて、他の任意の接着剤を用いてもよい。その場合は、接着剤層をエッチングで除去すれば、支持基板92を半導体素子層90から分離することができる。また、紫外線分解型の接着剤93に代えて、他の任意の絶縁体等よりなる犠牲層を形成し、その犠牲層によって支持基板92を半導体素子層90に固着してもよい。この場合、犠牲層をエッチングにより除去すれば、支持基板92を半導体素子層90から分離することができる。

上記第4実施形態ではインターポーザを設けているが、インターポーザに代え て出力層を設けてもよいことは言うまでもない。

#### 変形例

なお、上記第1~第4の実施形態は、本発明の好適な例を示すものである。本 発明はこれらの実施形態に限定されるものではなく、種々の変更が可能なことは 言うまでもない。

例えば、増幅以外の任意の信号処理用の半導体素子や回路を受光素子層20や

出力層10の中に形成してもよいし、任意の信号処理用の半導体素子や回路を別個の層として形成し、それを受光素子層20と出力層10の間に配置するようにしてもよい。さらに、必要に応じて、受光素子層20と出力層10の間に任意の他の層を1個あるいは複数個、追加してもよい。

以上説明したように、本発明によれば、いわゆるチップサイズ・パッケージを持ち、しかも、格別に高度な技術が要求されず容易に製造することができる固体イメージセンサが得られる。また、近年の信号処理速度向上の要請に応じた十分高い動作速度(例えば、GHzオーダーの動作周波数)が得られる。さらに、必要に応じて、入力電気信号の増幅回路や信号処理回路などの種々の回路を組み込むことができる。その結果、高速、高感度かつ高機能で超小型の固体イメージセンサが得られる。

#### 請求の範囲

- 1. 規則的に配置された複数の画素領域を一面に有する固体イメージセンサであって、
- (a) 複数の前記画素領域に対応して配置されると共に照射される光に応じて 電気信号を生成する複数の半導体受光素子と、それら半導体受光素子に対して光 の照射を可能にする透光領域とを含む受光素子層と、
- (b) 前記透光領域を介して前記受光素子層の前記半導体受光素子に光を導入するための光導入層と、
- (c) 前記受光素子層の複数の前記半導体受光素子により生成される電気信号を外部に出力するための複数の出力端子を有する出力層またはインターポーザとを備え、

前記光導入層は、

- (b-1) 前記受光素子層の透光領域上に複数の前記画素領域に対応して配置された複数のマイクロレンズと、
- (b-2) 前記透光領域上に形成された、前記マイクロレンズを収容するキャビティを形成するための支持壁と、
- (b-3) 前記キャビティを形成するように前記支持壁に固着された透光性 カバーとを含み、

前記透光性カバーを介して前記キャビティの内部に導入される外部光が、前記マイクロレンズを介して前記受光素子層の前記半導体受光素子に照射されるように構成されていることを特徴とする固体イメージセンサ。

2. 前記光導入層の複数の前記マイクロレンズの各々が、島状にパターン化されたレンズ用透光膜により形成されている請求の範囲1に記載の固体イメージセンサ。

- 3. 複数の前記マイクロレンズが、前記受光素子層の前記透光領域の表面に配置されている請求の範囲1に記載の固体イメージセンサ。
- 4. 前記光導入層の前記支持壁が、接着剤によって前記透光領域の表面に固着された剛性材を含んでいる請求の範囲1に記載の固体イメージセンサ。
- 5. 前記受光素子層または前記出力層または前記インターポーザが、複数の前 記半導体受光素子が生成する電気信号を処理する少なくとも一つの半導体素子を 含んでいる請求の範囲1に記載の固体イメージセンサ。
- 6. 前記受光素子層の前記半導体受光素子として、フォトダイオード、フォトトランジスタおよびMOSトランジスタの少なくとも一つを含んでいる請求の範囲1に記載の固体イメージセンサ。
- 7. 前記出力層または前記インターポーザが、半導体基板中に埋め込まれた埋込配線を有しており、前記受光素子層の前記半導体受光素子により生成される前記電気信号は、前記埋込配線を介して前記出力層または前記インターポーザの前記出力端子に送られる請求の範囲1に記載の固体イメージセンサ。
- 8. 前記受光素子層の前記透光領域が絶縁膜によって形成されている請求の範囲1に記載の固体イメージセンサ。
- 9. 前記受光素子層の前記透光領域が絶縁膜と半導体基板によって形成されている請求の範囲1に記載の固体イメージセンサ。
- 10. 前記受光素子層と前記出力層または前記インターポーザの間に、前記半導体受光素子により生成される前記電気信号に対して所定の信号処理を施すための信号処理回路を含む信号処理層が設けられている請求の範囲1に記載の固体イメージセンサ。
- 11. 規則的に配置された複数の画素領域を一面に有する固体イメージセンサ

の製造方法であって、

- (a) 複数の前記画素領域に対応して配置されると共に照射される光に応じて 電気信号を生成する複数の半導体受光素子と、それら半導体受光素子に対して光 の照射を可能にする透光領域とを含む受光素子層を形成する工程と、
- (b) 前記透光領域を介して前記受光素子層の前記半導体受光素子に光を導入するための光導入層を形成する工程と、
- (c) 前記受光素子層の複数の前記半導体受光素子により生成される電気信号を外部に出力するための複数の出力端子を有する出力層を形成する工程とを備え

前記光導入層を形成する工程(b)では、

- (b-1) 前記受光素子層の透光領域上に複数のマイクロレンズを複数の前記画素領域に対応して形成する工程と、
- (b-2) 前記マイクロレンズを収容するキャビティを形成するための支持壁を前記透光領域上に形成する工程と、
- (b-3) 前記支持壁に透光性カバーを固着して前記キャビティを形成し、 前記透光性カバーを介して前記キャビティの内部に導入される外部光が、前記マ イクロレンズを介して前記受光素子層の前記半導体受光素子に照射されるように する工程とが実行されることを特徴とする固体イメージセンサの製造方法。
- 12. 前記受光素子層の前記透光領域上にレンズ用透光膜を形成し、そのレンズ用透光膜それ自体をリソグラフィー法によってパターン化して複数の島状部分を形成し、その後、複数の前記島状部分に対して熱処理を行うことによって前記島状部分の各々の表面を湾曲させ、もって複数の前記マイクロレンズを形成する請求の範囲11に記載の固体イメージセンサの製造方法。
- 13. 前記レンズ用透光膜が有機材料から形成されている請求の範囲12に記

載の固体イメージセンサの製造方法。

- 14. 前記受光素子層の前記透光領域上にレンズ用透光膜を形成し、そのレンズ用透光膜上にマスクを形成し、そのマスクを用いて前記レンズ用透光膜をエッチングして複数の島状部分を形成し、もって複数の前記マイクロレンズを形成する請求の範囲 1 1 に記載の固体イメージセンサの製造方法。
- 15. 前記レンズ用透光膜が無機材料から形成されている請求の範囲14に記載の固体イメージセンサの製造方法。
- 16. 前記光導入層の前記支持壁が、前記受光素子層の前記透光領域上に複数の前記マイクロレンズを覆うように剛性板を接着し、その剛性板をエッチングして複数の前記マイクロレンズを露出させることによって形成される請求の範囲11に記載の固体イメージセンサの製造方法。
- 17. 複数の前記マイクロレンズと前記剛性板の間に、前記剛性板のエッチングの際にエッチング・ストッパとして機能する膜を形成する工程を含む請求の範囲16に記載の固体イメージセンサの製造方法。
- 18. エッチング・ストッパとして機能する前記膜が、前記剛性板のエッチングが終了した後に、エッチングにより除去される請求の範囲17に記載の固体イメージセンサの製造方法。
- 19. 前記工程(c)の後に、前記出力層と前記受光素子層とを直接あるいは他の層を介して機械的に接続すると共に、前記出力層の前記出力端子と前記半導体受光素子により生成される電気信号の経路とを電気的に接続する工程(d)をさらに備えている請求の範囲11に記載の固体イメージセンサの製造方法。
- 20. 規則的に配置された複数の画素領域を一面に有する固体イメージセンサであって、
- (a) 複数の前記画素領域に対応して配置されると共に照射される光に応じて

電気信号を生成する複数の半導体受光素子と、それら半導体受光素子に対して光の照射を可能にする透光領域とを含む受光素子層と、

- (b) 前記透光領域を介して前記受光素子層の前記半導体受光素子に光を導入するための光導入層と、
- (c) 前記受光素子層の複数の前記半導体受光素子により生成される電気信号を外部に出力するための複数の出力端子を有する出力層またはインターポーザとを備え、

前記光導入層は、

- (b-1) 透光性の本体と、
- (b-2) 前記本体の内部に一体的に形成され、且つ前記受光素子層の透光 領域上に複数の前記画素領域に対応して配置された複数のマイクロレンズとを含 み、

前記本体の内部に導入される外部光が、前記マイクロレンズを介して前記受光素子層の前記半導体受光素子に照射されるように構成されていることを特徴とする固体イメージセンサ。

- 21. 複数の前記マイクロレンズが、前記受光素子層の前記透光領域の表面に 配置されている請求の範囲 20 に記載の固体イメージセンサ。
- 22. 前記受光素子層または前記出力層または前記インターポーザが、複数の前記半導体受光素子が生成する電気信号を処理する少なくとも一つの半導体素子を含んでいる請求の範囲20に記載の固体イメージセンサ。
- 23. 前記受光素子層の前記半導体受光素子として、フォトダイオード、フォトトランジスタおよびMOSトランジスタの少なくとも一つを含んでいる請求の 範囲20に記載の固体イメージセンサ。


WO 03/041174


53


- 前記出力層または前記インターポーザが、半導体基板中に埋め込まれた 24. 埋込配線を有しており、前記受光素子層の前記半導体受光素子により生成される 前記電気信号は、前記埋込配線を介して前記出力層の前記出力端子に送られる請 求の範囲20に記載の固体イメージセンサ。
- 前記受光素子層の前記透光領域が絶縁膜によって形成されている請求の 25. 範囲20に記載の固体イメージセンサ。
- 前記受光素子層の前記透光領域が絶縁膜と半導体基板によって形成され ている請求の範囲20に記載の固体イメージセンサ。
- 27. 前記受光素子層と前記出力層の間に、前記半導体受光素子により生成さ れる前記電気信号に対して所定の信号処理を施すための信号処理回路を含む信号 処理層が設けられている請求の範囲20に記載の固体イメージセンサ。
- 規則的に配置された複数の画素領域を一面に有する固体イメージセンサ 28. の製造方法であって、
- 複数の前記画素領域に対応して配置されると共に照射される光に応じて 電気信号を生成する複数の半導体受光素子と、それら半導体受光素子に対して光 の照射を可能にする透光領域とを含む受光素子層を形成する工程と、
- 透光性の本体の内部に一体的に形成された複数のマイクロレンズを含む (b) 、前記透光領域を介して前記受光素子層の前記半導体受光素子に光を導入するた めの光導入層を形成する工程と、
- 前記受光素子層の複数の前記半導体受光素子により生成される電気信号 (c) を外部に出力するための複数の出力端子を有する出力層またはインターポーザを 形成する工程と、
  - (d) 前記工程(a)で形成した前記受光素子層と前記工程(b)で形成した


前記光導入層とを機械的に接続し、もって前記光導入層の内部に導入される外部 光が前記マイクロレンズを介して前記受光素子層の前記半導体受光素子に照射さ れるようにする工程と、

- (e) 前記工程(c)で形成した前記出力層または前記インターポーザと前記工程(b)で形成した前記光導入層とを直接、または他の層を介して機械的に接続すると共に、前記出力層または前記インターポーザの前記出力端子と前記半導体受光素子により生成される電気信号の経路とを電気的に接続する工程とを備えたことを特徴とする固体イメージセンサの製造方法。
- 29. 前記光導入層を形成する工程(b)において、複数の前記マイクロレンズが、前記本体の所望部分に屈折率の異なるレンズ領域を形成することにより形成される請求の範囲28に記載の固体イメージセンサの製造方法。














PCT/JP02/11493

























FIG. 13




















## INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP02/11493

A. CLASSIFICATION OF SUBJECT MATTER Int.Cl <sup>7</sup> H01L27/14, H04N5/335, G02B3/00						
According to International Patent Classification (IPC) or to both national classification and IPC						
	S SEARCHED					
Minimum documentation searched (classification system followed by classification symbols)  Int.Cl <sup>7</sup> H01L27/14, H04N5/335, G02B3/00						
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched  Jitsuyo Shinan Koho 1922-1996 Jitsuyo Shinan Toroku Koho 1996-2003  Kokai Jitsuyo Shinan Koho 1971-2003 Toroku Jitsuyo Shinan Koho 1994-2003						
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)						
C. DOCU	MENTS CONSIDERED TO BE RELEVANT					
Category*	Citation of document, with indication, where ap	ppropriate, of the relevant passages	Relevant to claim No.			
Y A	JP 6-350068 A (Hamamatsu Pho Kaisha), 22 December, 1994 (22.12.94), Full text; all drawings (Family: none)	otonics Kabushiki	1-15,20, 22-27 16-19,21, 28-29			
Y	JP 10-209414 A (Nikon Corp.) 07 August, 1998 (07.08.98), Full text; all drawings (Family: none)		1,2,4-11, 20,22-27			
Y	JP 11-261044 A (Matsushita El Ltd.), 24 September, 1999 (24.09.99) Full text; all drawings (Family: none)		10,27			
X Furth	er documents are listed in the continuation of Box C.	See patent family annex.				
"A" docume consider date "L" docume cited to special docume means docume than the	categories of cited documents: ent defining the general state of the art which is not cred to be of particular relevance document but published on or after the international filing ent which may throw doubts on priority claim(s) or which is o establish the publication date of another citation or other reason (as specified) ent referring to an oral disclosure, use, exhibition or other tent published prior to the international filing date but later e priority date claimed actual completion of the international search tebruary, 2003 (14.02.03)	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art document member of the same patent family  Date of mailing of the international search report  04 March, 2003 (04.03.03)				
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer				
Facsimile No.		Telephone No.				

# INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP02/11493

C (Continua	tion). DOCUMENTS CONSIDERED TO BE RELEVANT	C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT				
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No				
Y	JP 5-110960 A (Olympus Optical Co., Ltd.), 30 April, 1993 (30.04.93), Full text; all drawings (Family: none)	1-9,11-15				
Y	JP 6-45572 A (Nikon Corp.), 18 February, 1994 (18.02.94), Full text; all drawings (Family: none)	2,3,12,13				
Y	JP 6-326285 A (Sanyo Electric Co., Ltd.), 25 November, 1994 (25.11.94), Full text; all drawings (Family: none)	2,3,14,15				
Y	JP 5-144955 A (Kyocera Corp.), 11 June, 1993 (11.06.93), Full text; all drawings (Family: none)	4				
P,X	JP 2001-339057 A (Mitsumasa KOYANAGI), 07 December, 2001 (07.12.01), Full text; all drawings (Family: none)	20-25,27,28				
		-				
•						
ļ						

電話番号 03-3581-1101 内線 3462

Α. 発明の属する分野の分類(国際特許分類(IPC)) Int. Cl' H01L27/14, H04N5/335, G02B3/00 調査を行った分野 調査を行った最小限資料(国際特許分類(IPC)) Int. Cl' H01L27/14, H04N5/335, G02B3/00 最小限資料以外の資料で調査を行った分野に含まれるもの 1922-1996年 日本国実用新案公報 日本国公開実用新案公報 1971-2003年 日本国実用新案登録公報 1996-2003年 日本国登録実用新案公報 1994-2003年 国際調査で使用した電子データベース(データベースの名称、調査に使用した用語) C. 関連すると認められる文献 引用文献の 関連する カテゴリー\* 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示 請求の範囲の番号 Y 6 - 350068 A (浜松ホトニクス株式会社) 19 1 - 15, 94.12.22,全文,全図(ファミリーなし) 20, 22 - 27Α 16-19, 21, 28 - 29Y JP 10-209414 A (株式会社ニコン) 1998. 1, 2, 08.07,全文,全図(ファミリーなし) 4 - 11, 20, X C欄の続きにも文献が列挙されている。 │ │ パテントファミリーに関する別紙を参照。 \* 引用文献のカテゴリー の日の後に公表された文献 「A」特に関連のある文献ではなく、一般的技術水準を示す 「丁」国際出願日又は優先日後に公表された文献であって もの 出願と矛盾するものではなく、発明の原理又は理論 「E」国際出願日前の出願または特許であるが、国際出願日 の理解のために引用するもの 以後に公表されたもの 「X」特に関連のある文献であって、当該文献のみで発明 「L」優先権主張に疑義を提起する文献又は他の文献の発行 の新規性又は進歩性がないと考えられるもの 日若しくは他の特別な理由を確立するために引用する 「Y」特に関連のある文献であって、当該文献と他の1以 文献(理由を付す) 上の文献との、当業者にとって自明である組合せに 「O」口頭による開示、使用、展示等に言及する文献 よって進歩性がないと考えられるもの 「P」国際出願日前で、かつ優先権の主張の基礎となる出願 「&」同一パテントファミリー文献 04.03.03 国際調査を完了した日 国際調査報告の発送日 14.02.03 国際調査機関の名称及びあて先 特許庁審査官(権限のある職員) 3035 日本国特許庁(ISA/JP) 粟野 正明

郵便番号100-8915 東京都千代田区霞が関三丁目4番3号

	関連すると認められる文献	
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	JP 11-261044 A (松下電器産業株式会社) 19 99.09.24,全文,全図 (ファミリーなし)	22-27 10, 27
Y	JP 5-110960 A (オリンパス光学工業株式会社) 1993.04.30,全文,全図(ファミリーなし)	1-9, 11-15
Y	JP 6-45572 A (株式会社ニコン) 1994.0 2.18,全文,全図 (ファミリーなし)	2, 3, 12, 13
Y	JP 6-326285 A (三洋電機株式会社) 1994. 11.25,全文,全図 (ファミリーなし)	2, 3
Y	JP 5-144955 A (京セラ株式会社) 1993.0 6.11,全文,全図 (ファミリーなし)	4
PX	JP 2001-339057 A (小柳 光正) 2001. 12.07,全文,全図 (ファミリーなし)	20-25, 27, 28
·		